Handling illegal and unsupported instructions on RISCV

📌 Обработка нелегальных и неподдерживаемых инструкций в RISC-V

В архитектуре RISC-V предусмотрена чёткая модель обработки исключений, включая случаи выполнения нелегальных или неподдерживаемых инструкций. Это важно как для реализации ядра, так и для разработчиков операционных систем.

🧠 Как работает

Когда происходит попытка выполнить:

• неизвестную инструкцию (не входит в ISA),
• инструкцию из расширения, не включённого в данную реализацию (например, F, D, C),
• неправильно закодированную инструкцию,

то возникает trap (исключение) типа Illegal Instruction.

Ключевые регистры:

Регистр	Назначение
mcause	причина trap’а (mcause = 2 для Illegal Instruction)
mepc	адрес инструкции, вызвавшей исключение
mtval	содержит код проблемной инструкции (может быть ноль)
mtvec	адрес обработчика исключений

---

Пример: обработка в режиме Machine

// обработчик в mtvec
void handle_trap() {
    uintptr_t cause = read_csr(mcause);
    if (cause == 2) {
        uintptr_t inst = read_csr(mtval);
        uintptr_t epc = read_csr(mepc);
        printf("Illegal instruction 0x%lx at PC=0x%lx\n", inst, epc);
        // возможно: пропустить, эмулировать или завершить
    }
}

---

⚙️ Где применяется

• В операционных системах на RISC-V, например Linux Kernel, для реализации сигнала SIGILL

• В гипервизорах и эмуляторах — для реализации fallback или эмуляции инструкций

• В кастомных ядрах — при реализации soft-float, soft-MMU и т.п.

---

✅ Преимущества

• Полная спецификация trap-механизма, стандартизованная через Privileged ISA

• Возможность эмуляции недостающих расширений (например, через trap + software fallback)

• Позволяет отлавливать ошибки и делать безопасный выход из некорректного исполнения

---

❌ Недостатки

• Обработка trap’ов может быть дорогой по времени (context switch)

• Требует поддержки со стороны firmware или ОС