Banks (Memory Banks)

📌 Banks

Banks (банки памяти) — метод организации памяти, при котором общий адресный пространство делится на несколько независимых блоков — банков, которые могут работать параллельно или поочерёдно. Это повышает пропускную способность памяти, снижает задержки и позволяет более эффективно использовать ресурсы памяти, минимизируя конфликты при доступе.

🧠 Как работает

Концепция банков памяти

Память разбивается на несколько одинаковых или схожих по размеру банков — независимых блоков памяти.
Каждый банк имеет свой собственный набор линий адреса, шину данных и сигналы управления.
В зависимости от архитектуры, доступ к разным банкам может выполняться одновременно, что повышает общую пропускную способность.
Адресация физической памяти разделяется на:
- номер банка — старшие биты адреса,
- адрес внутри банка — младшие биты адреса.

Типы банков

Статические банки: фиксированный размер, каждый банк обслуживает строго свой диапазон адресов.
Динамические банки: память динамически распределяется между банками, может использоваться в кешах и многобанковых структурах.
Interleaved banks: память разбивается на банки с чередованием адресов (например, адреса 0, N, 2N принадлежат разным банкам), что позволяет одновременно обслуживать несколько последовательных запросов.

Пример: interleaving памяти с 4 банками

Адреса распределяются так:

Адрес	Банк
0	0
1	1
2	2
3	3
4	0
5	1
…	…

Это позволяет выполнять четыре последовательных доступа одновременно к разным банкам.

Схема банков памяти

flowchart LR
    CPU["CPU / Memory Controller"]
    Bank0["Memory Bank 0"]
    Bank1["Memory Bank 1"]
    Bank2["Memory Bank 2"]
    Bank3["Memory Bank 3"]

    CPU --> Bank0
    CPU --> Bank1
    CPU --> Bank2
    CPU --> Bank3

Сценарий работы

Запрос CPU разбивается на адрес и определяется банк.
Параллельные запросы к разным банкам обслуживаются одновременно.
Если запросы обращаются к одному банку, происходит последовательное ожидание (конфликт).

⚙️ Где применяется

В DRAM модулях и контроллерах (банки для повышения пропускной способности и снижения задержек).
В Cache и Register File — для параллельного доступа к различным участкам памяти.
В GPU и DSP для одновременной работы с большим количеством данных.
В многопроцессорных и многоканальных системах с общей памятью (NUMA, SMP).
В системах с interleaved RAM для равномерного распределения нагрузки.

✅ Преимущества

Повышение пропускной способности памяти за счёт параллельного доступа.
Снижение латентности при чтении/записи.
Уменьшение конфликтов при последовательных запросах.
Улучшение эффективности кеширования и агрегации данных.
Возможность масштабирования памяти с ростом числа банков.

❌ Недостатки

Усложнение контроллера памяти — требуется адресация, управление несколькими банками.
Возможность конфликтов при одновременном обращении к одному банку.
Увеличение площади и энергопотребления из-за дублирования управляющей логики.
Неравномерная нагрузка при неправильном распределении адресов.
Дополнительные задержки из-за согласования между банками.

🔗 Связанные технологии

DRAM, SRAM, Set-associative, Memory Controller, Interleaving, NUMA, SMP, GPU, DSP, Register File, Bank Conflict, Memory Latency

Резюме

Банки памяти — ключевой метод повышения производительности современных систем памяти путём разделения её на несколько параллельно доступных блоков. Это позволяет уменьшить задержки и увеличить пропускную способность, что особенно важно для высокопроизводительных CPU, GPU, DSP и многопроцессорных систем. Несмотря на дополнительную сложность в управлении, банковая организация остаётся стандартом для оптимизации памяти.

Примеры кода

C: иллюстрация распределения адресов по банкам (interleaved)

#include <stdio.h>
 
#define BANKS 4
 
int get_bank(unsigned int addr) {
    return addr % BANKS;
}
 
int main() {
    for (unsigned int addr = 0; addr < 16; addr++) {
        printf("Address %u -> Bank %d\n", addr, get_bank(addr));
    }
    return 0;
}

Verilog: пример простого контроллера банков памяти

module bank_selector (
    input [31:0] addr,
    output reg [1:0] bank_id,
    output reg [29:0] bank_addr
);
 
always @(*) begin
    bank_id = addr[3:2];       // 4 банки, 2 бита на выбор банка
    bank_addr = addr[31:4];    // адрес внутри банка
end
 
endmodule

Источники:
JEDEC DDR4/DDR5 standards, Intel and ARM Memory Architecture docs, osdev.org, habr.com, Wikipedia, IEEE papers on memory systems, textbooks on computer architecture.

OpenXF

Explorer