📌 Double Data Rate (DDR)
DDR — семейство синхронной динамической памяти (SDRAM), передающей данные по обоим фронтам тактового сигнала. Используется в основном в качестве RAM в ПК, серверах и встраиваемых системах.
🧠 Как работает
DDR передаёт два бита данных за один такт: на фронте и на спаде сигнала. Структурно состоит из:
- Banks — независимые участки, позволяющие чередование операций
- Row Buffer — кэш открытой строки
- Memory Controller — управляет командами: Activate, Read, Write, Precharge
- Data Bus — 64-битная шина, синхронизированная через Clock
- CAS Latency — задержка между запросом и данными
- Burst Length — количество передаваемых слов за команду
DDR использует внешние сигналы управления: RAS, CAS, WE, CS, CKE, и адресную шину для выбора строки/столбца.
Поколения:
Поколение | Частота | Напряжение | Особенности |
---|---|---|---|
DDR | до 400 MT/s | 2.5 В | Базовая передача данных |
DDR2 | до 1066 | 1.8 В | Удвоенная prefetch (4n) |
DDR3 | до 2133 | 1.5 В | 8n prefetch, Fly-by Topology |
DDR4 | до 3200 | 1.2 В | Больше банков, lower power |
DDR5 | до 6400+ | 1.1 В | PMIC, ECC, два канала |
⚙️ Где применяется
Устройство | Пример использования |
---|---|
Desktop PC | DDR3, DDR4, DDR5 |
Laptop | LPDDR3, LPDDR4x, LPDDR5 |
Server | ECC DDR4, Registered DIMM |
SoC / Mobile | Встроенная LPDDR или подключаемая DRAM |
GPU | GDDR5, GDDR6, HBM |
💻 Пример (Linux, информация о DDR)
sudo dmidecode --type memory
lshw -class memory
📐 Упрощённая структура DDR
+------------+ +---------------+ +------------+
| Controller | <-> | DDR Interface | <-> | DRAM Chip |
+------------+ +---------------+ +------------+
▲ ▲
| └── DQ (Data Lines)
└────────── Address / Command
🧩 Связанные технологии
-
LPDDR — Low Power DDR для мобильных устройств
-
GDDR — графическая DDR
-
HBM — широкополосная стековая память
✅ Преимущества
-
Высокая пропускная способность
-
Умеренное энергопотребление (особенно с DDR4/5)
-
Хорошая масштабируемость и доступность
❌ Недостатки
-
Зависимость от частоты и задержек (CAS, tRCD, tRP)
-
Требует аккуратного проектирования трасс и импедансов
-
Ограниченная надёжность без ECC в критических системах